更新于 7月30日

FPGA驗證工程師

1.5萬-3萬
  • 南京玄武區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

VHDLVerilog音視頻編解碼芯片開發(fā)
崗位職責:
1、承擔SoC系統(tǒng)級FPGA、模塊級FPGA驗證環(huán)境搭建;
2、搭建FPGA系統(tǒng)的簡要仿真環(huán)境,完成相應(yīng)的測試;
3、完成ASIC到FPGA的代碼轉(zhuǎn)換,驗證和集成工作;
4、根據(jù)項目需求制定相應(yīng)的驗證計劃;
5、協(xié)助IP設(shè)計以及EDA驗證、以及協(xié)助系統(tǒng)軟件開發(fā)和測試。
崗位要求:
1、本科及以上學(xué)歷,并擁有2年以上FPGA開發(fā)經(jīng)驗,微電子、計算機、電子或通信專業(yè);
2、熟悉ARM的各種總線協(xié)議,及SPI、I2C等各種常用總線,CPU,DDR,DMAC等常用模塊工作方式;
3、精通Verilog ,Systemverilog等RTL語言;
4、熟悉FPGA開發(fā)流程,熟悉FPGA芯片架構(gòu),掌握FPGA開發(fā)相關(guān)軟件vivado、synplify等;
5、熟悉Perl,Makefile,python等腳本語言;
6、有DDR/PCIE/Ethernet/Serdes驗證或FPGA調(diào)試經(jīng)驗者尤佳;
7、有硬件加速仿真器Emulation和FPGA調(diào)試經(jīng)驗者尤佳。

崗位待遇:

1、工資待遇:能力出眾者面談;
2、年假:法定節(jié)假日正常放假;每年1-2周帶薪寒暑假;
3、上班時間:8點30-17點30,中午12點-下午2點休息;雙休;加班少。

5、職位福利:繳納社保+項目績效獎金+年底獎金+節(jié)假日福利。

6、職位亮點:高校工作環(huán)境、大牛帶隊、技術(shù)氛圍濃厚;大學(xué)食堂,三餐可選(非預(yù)制菜)

7、工作地點:南京理工大學(xué)光學(xué)前沿交叉研究中心

工作地點

南理工國家大學(xué)科技園

職位發(fā)布者

何先生/主管

立即溝通
公司Logo南京諦煌信息技術(shù)有限公司
南京諦煌信息技術(shù)有限公司,一個年輕的研發(fā)團隊,主體由來自南京理工大學(xué)的博士、碩士和本科生組成,團隊主要研發(fā)人員潛心科研數(shù)十年,致力于光電器件全鏈條測試儀器與設(shè)備開發(fā)。主要優(yōu)勢: 1、工作氛圍輕松,主要工作環(huán)境在高校內(nèi);2、法定節(jié)假日正常放假;每年暑假提供1周帶薪假期;每年寒假提供2周帶薪假期;3、享受學(xué)校的相關(guān)福利待遇;歡迎您的加入!
公司主頁