? 崗位職責(zé)

1、負(fù)責(zé)總體設(shè)計(jì)中的 DSP軟件設(shè)計(jì)；

2、基于CCS平臺(tái)的DSP信號(hào)處理項(xiàng)目軟件設(shè)計(jì)與開(kāi)發(fā)；

3、進(jìn)行產(chǎn)品系統(tǒng)軟件驅(qū)動(dòng)設(shè)計(jì)，設(shè)計(jì)合適的驅(qū)動(dòng)程序及驅(qū)動(dòng)測(cè)試程序；

4、對(duì)系統(tǒng)設(shè)計(jì)進(jìn)行拆分細(xì)化，實(shí)現(xiàn)復(fù)雜系統(tǒng)的詳細(xì)設(shè)計(jì)；

5、編寫(xiě)完成所負(fù)責(zé)功能模塊的概要設(shè)計(jì)，詳細(xì)設(shè)計(jì)等文檔；

6、進(jìn)行相關(guān)板卡的調(diào)試，配合完成模塊間的聯(lián)調(diào)和產(chǎn)品集成測(cè)試；

7、參與系統(tǒng)方案討論，編寫(xiě)DSP軟件驅(qū)動(dòng)設(shè)計(jì)方案及測(cè)試方案；

8、完成團(tuán)隊(duì)安排的其他工作。

? 任職資格

1、精通Verilog與C語(yǔ)言，具有良好的編碼習(xí)慣與技術(shù)文檔編寫(xiě)能力；

2、熟悉Xilinx系列板卡開(kāi)發(fā)，可熟練使用Vivado、CCS等硬件編輯軟件，能使用如MATLAB、Modelsim等相應(yīng)工具進(jìn)行仿真調(diào)試；

3、具備系統(tǒng)時(shí)序分析與時(shí)序優(yōu)化能力，熟悉 PCle、AXI4，TCP/IP、UDP、SRIO、

Aurora、LVDS等總線(xiàn)控制與通信協(xié)議；

4、對(duì) ADC、DAC芯片、DDR等器件的控制具有一定程度的了解；

5、初級(jí)DSP工程師要求本科學(xué)歷及以上，具有1年及以上開(kāi)發(fā)經(jīng)驗(yàn)；中級(jí)DSP工程師要求本科學(xué)歷及以上，具有3年及以上開(kāi)發(fā)經(jīng)驗(yàn)，或碩士及以上，完整參與過(guò)不少于兩個(gè)信號(hào)處理相關(guān)開(kāi)發(fā)項(xiàng)目；高級(jí)DSP工程師要求本科學(xué)歷及以上，具有5年及以上開(kāi)發(fā)經(jīng)驗(yàn)。

? 崗位待遇

1、薪酬結(jié)構(gòu)：不低于10000/月＋年終項(xiàng)目獎(jiǎng)金（初級(jí)）

不低于15000/月＋年終項(xiàng)目獎(jiǎng)金（中級(jí)）

不低于20000/月＋年終項(xiàng)目獎(jiǎng)金（高級(jí)）

1、其他福利：按照學(xué)校規(guī)定繳納“五險(xiǎn)一金”，享受?chē)?guó)家法定節(jié)假日、高溫假、春節(jié)額外休假，節(jié)日福利等。

基本要求：

1、思想觀念：政治方向正確，遵守憲法和法律，保密觀念強(qiáng)；

2、綜合素質(zhì)：身心健康，無(wú)違法犯罪記錄，具備良好的溝通能力和團(tuán)隊(duì)協(xié)作精神；

3、學(xué)歷要求：本科及以上，電子信息類(lèi)專(zhuān)業(yè)（如計(jì)算機(jī)科學(xué)與技術(shù)、通信工程等）；

4、年齡要求：根據(jù)崗位級(jí)別和經(jīng)驗(yàn)不同，一般要求軟件開(kāi)發(fā)工程師年齡不超過(guò)35周歲，硬件開(kāi)發(fā)工程師年齡不超過(guò)40周歲；

5、技能要求：具備扎實(shí)的專(zhuān)業(yè)基礎(chǔ)知識(shí)，熟練掌握相關(guān)編程語(yǔ)言、開(kāi)發(fā)工具和技術(shù)平臺(tái)等；

6、接受駐場(chǎng)開(kāi)發(fā)和不定期外場(chǎng)出差。