崗位職責(zé):
1.分析項(xiàng)目需求、 編寫設(shè)計方,開發(fā)各類ADC、DAC及其配套PLL時鐘硬件板卡;
2.分析項(xiàng)目需求,編寫設(shè)計方案,開發(fā)各類甚于FPGA/ZYNQ/RFSOC等芯片的信號處理板卡;
3 與邏輯開發(fā)人員密切配合, 完成各種接口邏輯的功能實(shí)現(xiàn),優(yōu)化電路指標(biāo);
4.研發(fā)階段完成硬件產(chǎn)品的完整功能性能測試,指導(dǎo)測試人員完成可靠性測試。
5.定位和解決負(fù)責(zé)硬件板卡各種硬件問題和故障;
5.負(fù)責(zé)硬件項(xiàng)目類的技術(shù)溝通,技術(shù)方案編寫, 作為項(xiàng)目經(jīng)理協(xié)調(diào)公司資源,完成硬件產(chǎn)品交付。
6.完成各個項(xiàng)目硬件類技術(shù)文檔的編寫。
任職資格:
1.精通各種數(shù)字器件選型、數(shù)字接口特性分析及指標(biāo)計算;
2 .熟練閱讀Verilog語言, 可以開發(fā)Xilinx CPLD程序:
3.熟練使用ISE/Vado等開發(fā)工具調(diào)試和驗(yàn)證各種硬件接口;
4.熟練使用萬用表、示波器、信號源、頻譜儀等儀器;
5..良好的英文技術(shù)文檔閱讀和學(xué)習(xí)能力;
6.有良好的持續(xù)學(xué)習(xí)能力;
7.有國產(chǎn)化元器件開發(fā)經(jīng)驗(yàn)書優(yōu)先;
8. 統(tǒng)招本科及以上學(xué)歷,有相關(guān)開發(fā)經(jīng)驗(yàn)者優(yōu)先。
職位福利:五險一金、績效獎金、餐補(bǔ)、員工旅游、帶薪年假、定期體檢