【工作職責(zé)】

負(fù)責(zé)芯片的DFT設(shè)計(jì)、物理實(shí)現(xiàn)及推動(dòng)項(xiàng)目按時(shí)保質(zhì)完成，主要包括：

1、技術(shù)上，主導(dǎo)DFT, Floorplan，Placement&Routing，Power planning，Physical verification, Top & block level timing closure; Function and timing ECO等方面的具體實(shí)現(xiàn)工作；

2、負(fù)責(zé)與前端設(shè)計(jì)團(tuán)隊(duì)、foundry/design service/test&package/IP vendor的溝通,并推動(dòng)所有問題按時(shí)解決；

3、負(fù)責(zé)推動(dòng)項(xiàng)目的后端整體進(jìn)度，并順利投片；

4、同時(shí)兼職承擔(dān)芯片國產(chǎn)化認(rèn)證的后端工作。

【任職要求】

1、學(xué)歷：碩士及以上學(xué)歷；

2、性別：不限；

3、專業(yè)方向：

技術(shù)1：芯片技術(shù)-后端設(shè)計(jì)-可測(cè)性設(shè)計(jì)

技術(shù)2：芯片技術(shù)-后端設(shè)計(jì)-低功耗設(shè)計(jì)-Power Gating技術(shù)

技術(shù)3：芯片技術(shù)-后端設(shè)計(jì)-低功耗設(shè)計(jì)-DVFS技術(shù)

技術(shù)4：芯片技術(shù)-后端設(shè)計(jì)-物理實(shí)現(xiàn)-成熟工藝PR技術(shù)

技術(shù)5：芯片技術(shù)-后端設(shè)計(jì)-物理實(shí)現(xiàn)-成熟工藝CTS技術(shù)

3、工作經(jīng)驗(yàn)：綜合/DFT/物理實(shí)現(xiàn)三選一，從事后端工作經(jīng)驗(yàn)不低于3年。

【關(guān)鍵能力要求】

1、工作經(jīng)歷：熟悉RTL設(shè)計(jì)和驗(yàn)證基本流程；熟悉物理設(shè)計(jì)流程；具有豐富的頂層floorplan經(jīng)驗(yàn)；具有豐富的Placement&Routing經(jīng)驗(yàn)；具有Low Power, DFT, STA, EM/IR-Drop/SI analysis, LEC, Physical Verification, DFM等方面扎實(shí)的理論和實(shí)踐基礎(chǔ)；具有28nm以下工藝節(jié)點(diǎn)流片經(jīng)驗(yàn)；

2、技能要求：熟悉Lint和CDC相關(guān)工具。